Ανακοινώσεις (Announcements): Last Updated 20-11-14
Lab4: Due date: Παρασκευή 28 Νοεμβρίου.
Πρόοδος: Τρίτη 4 Νοεμβρίου 2014, ώρα 17:15, διάρκεια εξέτασης 2ώρες, στην αίθουσα του μαθήματος.
Ύλη: Διαφάνειες ΗΥ220_VERILOG.pdf (όλες) και ΗΥ220_DIGITAL.pdf (μέχρι την σελίδα 35).
Βάρος προόδου: 15%.
Fall 2003,
Fall 2001
(taught by G. Kalokerinos, C. Sotiriou, and V. Papaefstathiou).
Ευχαριστούμε θερμά
το Εργαστήριο Αρχιτεκτονικής Υπολογιστών και Συστημάτων VLSI
(CARV)
του Ινστιτούτου Πληροφορικής του ΙΤΕ
γιά την ισχυρή υποστήριξη προς το μάθημα αυτό,
τόσο --και κύρια-- με έμψυχο δυναμικό όσο και με εργαστηριακό εξοπλισμό.
Επίσης ευχαριστούμε το Πανεπιστημιακό Πρόγραμμα της εταιρείας Xilinx
(XUP)
γιά την προσφορά εργαστηριακού εξοπλισμού και εργαλείων σχεδίασης
σε ακαδημαϊκές τιμές.
We deeply appreciate the strong support provided to this course by the
Computer Architecture and VLSI Systems
(CARV) Laboratory
of the Institute of Computer Science of FORTH,
through --primarily-- human resources,
as well as with laboratory equipment.
We also thank the
Xilinx University Program (XUP)
for providing laboratory equipment and design tools
at academic prices.